Les mémoires

Mémoire programme:

1Ko (mémoire flash)

Elle contient la suite des Instructions du programme

Chaque instruction occupe 14 bits

Elle utilise un bus dédié de 14 bits

Cette mémoire est non volatile

Elle ne peut être écrite et effacée que 1000 fois

Elle s'étend de 0000h à 03FFh

0000h contient le RESET VECTOR

0004h contient le INTERRUPT VECTOR

Cette mémoire programme peut être protégée contre la lecture par la directive __config

Les registres:

SFR (Special Function Register)

Il y a 15 registres directement adressables

Leur contenance est de 8 bits

Il sont en mémoire volatile (RAM statique)

Les registres sont adressés indirectement en utilisant le bit 5 (RP0) du registre STATUS:

RP0=0 correspond aux adresses de00hà 0Bh, on parle de banque ou de page 0 (Bank 0) (obtenu par l'instruction bcf STATUS,RP0)

RP0=1 correspond aux adresses de80h à 8Bh (Banque 1) (obtenu par l'instruction bsf STATUS,RP0)

Le bit 6 RP1 doit rester à 0, il donne accès à des banques 2 et 3 non disponibles sur le 16F84

Mémoire de données RAM:

RAM GPR (General Purpose register)

Il y a 68 cases mémoire directement adressables

Leur contenance est de 8 bits

Elles sont en mémoire volatile (RAM statique)

Pour l'accès à ces mémoires, l'état du bit 5 (RP0) du registre STATUS est indifférent

Mémoire de données EEPROM:

La zone EEPROM commence à 2100h, mais l'adressage ne peut être qu'indirect; l'adresse 2100h n'est utilisée que lors de l'écriture à la programmation du PIC

Il y a 64 cases mémoire de 8 bits

La mémoire EEPROM est on volatile, mais ne peut être écrite et effacée que 10 millions de fois, en outre l'accès est plus lent qu'avec la RAM

Ces mémoires peuvent être lues et écrites

La lecture peut se faire même si la mémoire programme a été mise en mode protégé

La mémoire EEPROM ne peut être adressée qu'indirectement:

Le contenu 8 bits de la case mémoire est dans le registre EEDATA (08h)

L'adresse de la case mémoire est dans le registre EEADR (09h)

Cette adresse ne peut aller que de 00h à 3Fh (64 cases mémoire)

Le temps d'écriture dépend de la tension d'alimentation et de la température

Lecture de la mémoire EEPROM:

L'opération dans l'ordre est la suivante:

L'adresse est mise dans le registre EEADR (09h)

Le bit 0 RD du registre EECON1 (88h) est mis à 1 (par bsf EECON1,RD), il passera seul à 0 quand la lecture sera terminée

La lecture du contenu se fait par lecture du registre EEDATA (08h)

Exemple: (l'adresse de la case EEPROM à lire est dans le registre de travail W, le résultat sera dans W)

• movwf EEADR; met cette adresse dans EEADR
• bsf STATUS,RP0; passe en page 1
• bsf EECON1,RD; lance l'opération de lecture
• bcf STATUS,RP0; passe en page 0
• movf EEDATA,W; met le contenu de l'EEPROM dans le registre de travail W

Ecriture de la mémoire EEPROM:

L'opération dans l'ordre est la suivante:

L'adresse est mise dans le registre EEADR (09h)

Le contenu à transférer est mis dans le registre EEDATA (08h)

Toutes les interruptions sont inhibées par mise à 0 du bit 7 GIE du registre INTCON (0Bh ou 8Bh)

L'écriture est autorisée par mise à 1 du bit 2 WREN du registre EECON1 (88h)

Mettre la valeur 55h dans le registre EECON2

Mettre la valeur AAh dans le registre EECON2

Lancer l'écriture dans l'EEPROM par mise à 1 du bit 1 WR du registre EECON1 (88h); ce bit passera seul à 0 quand l'écriture sera terminée, ce qui peut prendre une dizaine de millisecondes.

Remettre l'autorisation des interruptions par mise à 1 du bit 7 GIE du registre INTCON

Interdire l'écriture par mise à 0 du bit 2 WREN du registre EECON1 (88h)

Le Power up Timer de 72 ms interdit une écriture accidentelle à l'allumage

Lorsque l'écriture a eu lieu, le bit 4 (EEIF) du registre EECON1 (88h) passe à 1

Il peut être bon de vérifier que l'opération d'écriture s'est bien passée, le bit 3 WRERR du registre EECON1 (88h) est à 1 quand l'opération a été interrompue par un Reset MCLR ou un Watchdog; il faut alors recommencer, mais les valeurs dans EEDATA et EEADR sont toujours valables.

Une interruption peut être générée à la fin de cette écriture:

L' interruption est autorisée si le bit 6 (EEIE) du registre INTCON (0Bh ou 8Bh) est à 1

Exemple: (La valeur à écrire et l'adresse sont dans EEDATA etEEADR)

• bcf INTCON,GIE ; interdiction des interruptions
• bsf STATUS,RP0 ; passe en page 1
• bcf EECON1,EEIF ; met à 0 le flag de fin d'écriture au cas où il serait à 1
• bsf EECON1,WREN ; autorise l'écriture
• movlw h'55'
• movwf EECON2 ; exigé par le PIC
• movlw h'aa'
• movwf EECON2 ; exigé par le PIC
• bsf EECON1,WR ; lance l'écriture
• bcf EECON1,WREN ; interdit une nouvelle écriture
• bcf STATUS,RP0 ; passe en page 0
• bsf INTCON,GIE ; ré-autorise éventuellement les interruptions

Ecriture à la programmation:

L'EEPROM peut aussi être écrite au moment de la programmation du PIC grâce à la directive DE après avoir précisé comme origine h'2100'

Mémoire de configuration:

(mémoire flash)

Elle s'étend de h'2000' à h'2007' et contient des bits de configuration

Chaque mémoire occupe 14 bits mais tous ne sont pas accessibles

Cette mémoire est non volatile

Elle ne peut être écrite et effacée que 1000 fois

Elle n'est accessible qu'à la programmation du PIC

Cases Mémoire 2000h à 2003h:

Il est possible d'y inscrire des informations d'identification sur les 4 bits de poids faible grâce à la directive DE après avoir précisé comme origine h'2000'.

Case Mémoire 2007h:

Les bits 0 et 1 (FOSC0) et (FOSC1) déterminent le Type d'oscillateur utilisé

Le bit 2 (WDTE) autorise ou non le fonctionnement du Watchdog Timer

Le bit 3 (PWRTE) autorise ou non le fonctionnement du Power UP Timer produisant un délai de 72 ms à l'allumage qui prolonge le Power On Reset (POR)

Ce délai dépend de la température et de la tension d'alimentation.

Le bits 4 (CP) Code Protection permet d'interdire la lecture du code programme dans le microcontroleur, son effacement est toujours autorisé, et les EEPROMS sont toujours lisibles.

Les 5 bits sont à 1 par défaut, soit

• pas de Code Protect
• pas de Power UP Timer
• Watchdog actif
• oscillateur RC

On écrit dans la mémoire de configuration avec la directive __config

Retour au sommaire

© 1999-2009 A. Ducros F5AD